医疗电子技术网|技术阅读
登录|注册

您现在的位置是:医疗电子技术网 > 资源下载 > VHDL/FPGA/Verilog > 用VERILOG语言实现了J-K触发器,可综合可仿真通过

用VERILOG语言实现了J-K触发器,可综合可仿真通过

  • 资源大小:75 K
  • 上传时间: 2025-06-07
  • 上传用户:www2sssyyy
  • 资源积分:2 下载积分
  • 标      签: VERILOG J-K 语言 触发器

资 源 简 介

用VERILOG语言实现了J-K触发器,可综合可仿真通过

相 关 资 源