医疗电子技术网|技术阅读
登录|注册

您现在的位置是:医疗电子技术网 > 资源下载 > VHDL/FPGA/Verilog > (2,1,9)卷积编解码器

(2,1,9)卷积编解码器

  • 资源大小:11 K
  • 上传时间: 2025-02-13
  • 上传用户:恶魔领主
  • 资源积分:2 下载积分
  • 标      签: 卷积 编解码器

资 源 简 介

(2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog HDL语言,在Modelsim平台下仿真通过

相 关 资 源