医疗电子技术网|技术阅读
登录|注册

您现在的位置是:医疗电子技术网 > 资源下载 > VHDL/FPGA/Verilog > 用VHDL硬件描述语言完成秒表的设计

用VHDL硬件描述语言完成秒表的设计

  • 资源大小:49 K
  • 上传时间: 2024-09-04
  • 上传用户:飞来大货车
  • 资源积分:2 下载积分
  • 标      签: VHDL 硬件描述语言

资 源 简 介

用VHDL硬件描述语言完成秒表的设计,分6个模块

相 关 资 源