医疗电子技术网|技术阅读
登录|注册

您现在的位置是：医疗电子技术网 > 资源下载 > VHDL/FPGA/Verilog > 本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时

本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时

  • 资源大小：111 K
  • 上传时间： 2024-08-22
  • 上传用户：5211314
  • 资源积分：2 下载积分
  • 标      签： faster set_en slower 信号

资 源 简 介

本程序为模拟可校时的时钟程序；clk--时钟信号,rst--清零信号,set_en--校时 使能信号,faster--快进信号,slower--快退信号,hour--小时校时,min--分钟校 时,（hh,hl,ml,mh,sh,sl）--时，分，秒显示信号。 校时的时候，秒清零。

相 关 资 源