布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。
一、PCB Layout中的走线策略
布线（Layout）是PCB设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout得以实现并验证，由此可见，布线在高速PCB设计中是至关重要的。下面将针对实际布线中可能遇到的一些情况，分析其合理性，并给出一些比较优化的走线策略。主要从直角走线，差分走线，蛇形线等三个方面来阐述。
1． 直角走线
直角走线一般是PCB布线中要求尽量避免的情况，也几乎成为衡量布线好坏的标准之一，那么直角走线究竟会对信号传输产生多大的影响呢？从原理上说，直角走线会使传输线的线宽发生变化，造成阻抗的不连续。其实不光是直角走线，顿角，锐角走线都可能会造成阻抗变化的情况。
直角走线的对信号的影响就是主要体现在三个方面：一是拐角可以等效为传输线上的容性负载，减缓上升时间；二是阻抗不连续会造成信号的反射；三是直角尖端产生的EMI。
很多人对直角走线都有这样的理解，认为尖端容易发射或接收电磁波，产生EMI，这也成为许多人认为不能直角走线的理由之一。然而很多实际测试的结果 显示，直角走线并不会比直线产生很明显的EMI。也许目前的仪器性能，测试水平制约了测试的精确性，但至少说明了一个问题，直角走线的辐射已经小于仪器本 身的测量误差。
总的说来，直角走线并不是想象中的那么可怕。至少在GHz以下的应用中，其产生的任何诸如电容，反射，EMI等效应在 TDR测试中几乎体现不出来， 高速PCB设计工程师的重点还是应该放在布局，电源/地设计，走线设计，过孔等其他方面。当然，尽管直角走线带来的影响不是很严重，但并不是说我们以后都 可以走直角线，注意细节是每个优秀工程师必备的基本素质，而且，随着数字电路的飞速发展，PCB工程师处理的信号频率也会不断提高，到10GHz以上的 RF设计领域，这些小小的直角都可能成为高速问题的重点对象。
2． 差分走线
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢？在PCB设计中又如何能保证其良好的性能呢？带着这两个问题，我们进行下一部分的讨论。
何为差分信号？通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差分信号的那一对走线就称为差分走线。
差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：
a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。
b.能有效抑制EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。
c. 时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误 差，同时也更适合于低幅度信号的电路。目前流行的LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。
3． 蛇形线
蛇形线是Layout中经常使用的一类走线方式。其主要目的 就是为了调节延时，满足系统时序设计要求。设计者首先要有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用。但实际设计中，为了保 证信号有足够的保持时间，或者减小同组信号之间的时间偏移，往往不得不故意进行绕线。
那么，蛇形线对信号传输有什么影响呢？走线时要注意些什么呢？其中最关键的两个参数就是平行耦合长度（Lp）和耦合距离（S），如图1-8-21所示。很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。
二、PCB阻抗控制
随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。
在实际情况中，需要在数字边际速度高于1ns或模拟频率超过300Mhz时控制迹线阻抗。PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。
阻抗控制
阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将 会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。
PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有： 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是 25 至120 欧姆。
在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：
· 信号迹线的宽度和厚度
· 迹线两侧的内核或预填材质的高度
· 迹线和板层的配置
· 内核和预填材质的绝缘常数
PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
微带线（Microstrip）：
微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。如下图所示：
注意：在实际的PCB制造中，板厂通常会在PCB板的表面涂覆一层绿油，因此在实际的阻抗计算中，通常对于表面微带线采用下图所示的模型进行计算：
带状线（Stripline）：
带状线是置于两个参考平面之间的带状导线，如下图所示，H1和H2代表的电介质的介电常数可以不同。
上述两个例子只是微带线和带状线的一个典型示范，具体的微带线和带状线有很多种，如覆膜微带线等，都是跟具体的PCB的叠层结构相关。
用于计算特性阻抗的等式需要复杂的数学计算，通常使用场求解方法，其中包括边界元素分析在内，因此使用专门的阻抗计算软件SI9000，我们所需做的就是控制特性阻抗的参数：
绝缘层的介电常数Er、走线宽度W1、W2（梯形）、走线厚度T和绝缘层厚度H。
对于W1、W2的说明：
此处的W=W1，W1=W2.
规则：W1=W-A
W—-设计线宽
A—–Etch loss （见上表）
走线上下宽度不一致的原因是：PCB板制造过程中是从上到下而腐蚀，因此腐蚀出来的线呈梯形。
三、高速DSP系统PCB板的可靠性设计
针对在高速DSP系统中PCB板可靠性设计应注意的若干问题。
电源设计
高速DSP系统PCB板设计首先需要考虑的是电源设计问题。在电源设计中，通常采用以下方法来解决信号完整性问题。
考虑电源和地的去耦
随着DSP工作频率的提高，DSP和其他IC元器件趋向小型化、封装密集化，通常电路设计时考虑采用多层板，建议电源和地都可以用专门的一层，且对于多 种电源，例如DSP的I/O电源电压和内核电源电压不同，可以用两个不同的电源层，若考虑多层板的加工费用高，可以把接线较多或者相对关键的电源用专门的 一层，其他电源可以和信号线一样布线，但要注意线的宽度要足够。
无论电路板是否有专门的地层和电源层，都必须在电源和地之间加一定的并且分布合理的电容。为了节省空间，减少通孔数，建议多使用贴片电容。可把贴片电容放在PCB板背面即焊接面，贴片电容到通孔用宽线连接并通过通孔与电源、地层相连。
考虑电源分布的布线规则
分开模拟和数字电源层
高速高精度模拟元件对数字信号很敏感。例如，放大器会放大开关噪声，使之接近脉冲信号，所以在板上模拟和数字部分，电源层一般是要求分开的。
隔离敏感信号
有些敏感信号（如高频时钟） 对噪声干扰特别敏感，对它们要采取高等级隔离措施。高频时钟（20MHz以上的时钟，或翻转时间小于5ns的时钟）必须有地线护送，时钟线宽至少 10mil，护送地线线宽至少20mil，高频信号线的保护地线两端必须由过孔与地层良好接触，而且每5cm 打过孔与地层连接；时钟发送侧必须串接一个22Ω～220Ω的阻尼电阻。可避免由这些线带来的信号噪声所产生的干扰。
软、硬件抗干扰设计
一般高速DSP应用系统PCB板都是由用户根据系统的具体要求而设计的，由于设计能力、实验室条件有限，如不采取完善、可靠的抗干扰措施，一旦遇到工作 环境不理想、有电磁干扰就会导致DSP程序流程紊乱，当DSP正常工作代码不能恢复时，将出现跑飞程序或死机现象，甚至会损坏某些元器件。应注意采取相应 的抗干扰措施。
硬件抗干扰设计
硬件抗干扰效率高，在系统复杂度、成本、体积可容忍的情况下，优先选用硬件抗干扰设计。常用的硬件抗干扰技术可归纳为以下几种：
（1） 硬件滤波：RC 滤波器可以大大削弱各类高频干扰信号。如可以抑制“毛刺”干扰。
（2） 合理接地：合理设计接地系统，对于高速的数字和模拟电路系统来说，具有一个低阻抗、大面积的接地层是很重要的。地层既可以为高频电流提供一个低阻抗的返回通路，而且使EMI、RFI变得更小，同时还对外部干扰具有屏蔽作用。PCB 设计时把模拟地和数字地分开。
（3） 屏蔽措施：交流电源、高频电源、强电设备、电弧产生的电火花，会产生电磁波，成为电磁干扰的噪声源，可用金属壳体把上述器件包围起来，再接地，这对屏蔽通过电磁感应引起的干扰非常有效。
（4） 光电隔离：光电隔离器可以有效地避免不同电路板间的相互干扰，高速的光电隔离器常用于DSP和其他设备（如传感器、开关等） 的接口。
软件抗干扰设计
软件抗干扰有硬件抗干扰所无法取代的优势，在DSP 应用系统中还应充分挖掘软件的抗干扰能力，从而将干扰的影响抑制到最小。下面给出几种有效的软件抗干扰方法。
（1） 数字滤波：模拟输入信号的噪声可以通过数字滤波加以消除。常用的数字滤波技术有：中值滤波、算术平均值滤波等。
（2） 设置陷阱：在未用的程序区内设置一段引导程序，当程序受干扰跳到此区域时，引导程序将强行捕获到的程序引导到指定的地址，在那里用专门程序对出错程序进行处理。
（3） 指令冗余：在双字节指令和三字节指令后插入两三个字节的空操作指令NOP，可以防止当DSP系统受干扰程序跑飞时，将程序自动纳入正轨。
（4） 设置看门狗定时：如失控的程序进入“死循环”，通常采用“看门狗”技术使程序脱离“死循环”。其原理是利用一个定时器，它按设定周期产生一个脉冲，如果不 想产生此脉冲，DSP就应在小于设定周期的时间内将定时器清零；但当DSP程序跑飞时，就不会按规定把定时器清零，于是定时器产生的脉冲作为DSP复位信 号，将DSP重新复位和初始化。
电磁兼容性设计
电磁兼容性是指电子设备在复杂电磁环境中仍可以正常工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来干扰，又能减少电子设备对其他电子设备的电磁干扰。 在实际的PCB板中相邻信号间或多或少存在着电磁干扰现象即串扰。串扰的大小与回路间的分布电容和分布电感有关。解决这种信号间的相互电磁干扰可采取以下措施：
选择合理的导线宽度
由于瞬变电流在印制线条上产生的冲击干扰主要是印制导线的电感成分引起的，而其电感量与印制导线长度成正比，与宽度成反比。所以采用短而宽的导线对抑制干扰是有利的。时钟引线、总线驱动器的信号线常有大的瞬 变电流，其印制导线要尽可能短。对于分立元件电路，印制导线宽度在1.5mm左右即可满足要求；对于集成电路，印制导线宽度在0. 2mm～1. 0mm之间选择。
采用井字形网状布线结构。
具体做法是在PCB印制板的一层横向布线，紧挨着的一层纵向布线。
散热设计
为有利于散热，印制板最好是自立安装，板间距应大于2cm，同时注意元器件在印制板上的布排规则。在水平方向，大功率器件尽量靠近印制板边沿布置，从而缩短传热途径；在垂直方向大功率器件尽量靠近印制板上方布置，从而减少其对别的元器件温度的影响。对温度较敏感的元器件尽量布放在温度比较低的区域，而不能放在发热量大的器件的正上方。
四、印制电路板的地线设计
目前电子器材用于各类电子设备和系统仍然以印制电路板为主要装配方式。实践证明，即使电路原理图设计正确，印制电路板设计不当，也会对电子设备的可靠性 产生不利影响。例如，如果印制板两条细平行线靠得很近，则会形成信号波形的延迟，在传输线的终端形成反射噪声。因此，在设计印制电路板的时候，应注意采用 正确的方法。
在电子设备中，接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用，可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等。在地线设计中应注意以下几点：
1、正确选择单点接地与多点接地
在低频电路中，信号的工作频率小于1MHz，它的布线和器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地。当信号工作频 率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1～10MHz时，如果采用一点接地，其地线长度不应 超过波长的1/20，否则应采用多点接地法。
2、将数字电路与模拟电路分开
电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别与电源端地线相连。要尽量加大线性电路的接地面积。
3、尽量加粗接地线
若接地线很细，接地电位则随电流的变化而变化，致使电子设备的定时信号电平不稳，抗噪声性能变坏。因此应将接地线尽量加粗，使它能通过三位于印制电路板的允许电流。如有可能，接地线的宽度应大于3mm。
4、将接地线构成闭环路
设计只由数字电路组成的印制电路板的地线系统时，将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上有很多集成电路元件，尤其遇有 耗电多的元件时，因受接地线粗细的限制，会在地结上产生较大的电位差，引起抗噪声能力下降，若将接地结构成环路，则会缩小电位差值，提高电子设备的抗噪声 能力。
五、PCB设计永不改变的黄金法则
法则一：选择正确的网格 - 设置并始终使用能够匹配最多元件的网格间距。虽然多重网格看似效用显着，但工程师若在PCB布局设计初期能够多思考一些，便能够避免间隔设置时遇到难题并可最大限度地应用电路板。由于许多器件都采用多种封装尺寸，工程师应使用最利于自身设计的产品。此外，多边形对于电路板敷铜至关重要，多重网格电路板在进行多边形敷铜时一般会产生多边形填充偏差，虽然不如基于单个网格那么标准，但却可提供超越所需的电路板使用寿命。
法则二：保持路径最短最直接。这一点听起来简单寻常，但应在每个阶段，即便意味着要改动电路板布局以优化布线长度，都应时刻牢记。这一点还尤其适用于系统性能总是部分受限于阻抗及寄生效应的模拟及高速数字电路。
法则三：尽 可能利用电源层管理电源线和地线的分布。电源层敷铜对大多数PCB设计软件来说是较快也较简单的一种选择。通过将大量导线进行共用连接，可保证提供最高效 率且具最小阻抗或压降的电流，同时提供充足的接地回流路径。可能的话，还可在电路板同一区域内运行多条供电线路，确认接地层是否覆盖了PCB某一层的大部 分层面，这样有利于相邻层上运行线路之间的相互作用。
法则四：将相关元件与所需的测试点一起进行分组。例如：将OpAmp运算放大器所需的分立元件放置在离器件较近的部位以便旁路电容及电阻能够与其同地协作，从而帮助优化法则二中提及的布线长度，同时还使测试及故障检测变得更加简便。
法则五：将所需的电路板在另一个更大的电路板上重复复制多次进行PCB拼版。选择最适合制造商所使用设备的尺寸有利于降低原型设计及制造成本。首先在面板上进行电路 板布局，联系电路板制造商获取他们每个面板的首选尺寸规格，然后修改你的设计规格，并尽力在这些面板尺寸内多次重复进行你的设计。
法则六：整合元件值。作为设计师，你会选择一些元件值或高或低，但效能一样的分立元件。通过在较小的标准值范围内进行整合，可简化物料清单，并可能降低成本。如果你拥有基于首选器件值的一系列PCB产品，那么从更长远角度来说，也更利于你做出正确的库存管理决策。
法则七： 尽可能多地执行设计规则检查（DRC）。尽管在PCB软件上运行DRC功能只需花费很短时间，但在更复杂的设计环境中，只要你在设计过程中始终执行检查便可节省大量时间，这是一个值得保持的好习惯。每个布线决定都很关键，通过执行DRC可随时提示你那些最重要的布线。
法则八：灵活使用丝网印刷。丝网印刷可用于标注各种有用信息，以便电路板制造者、服务或测试工程师、安装人员或设备调试人员将来使用。不仅标示清晰的功能和测试点标签，还要尽可能标示元件和连接器的方向，即使是将这些注释印刷在电路板使用的元件下表面（在电路板组装后）。在电路板上下表面充分应用丝网印刷技术能够减少重复工作并精简生产过程。
法则九：必选去耦电容。不要试图通过避免解耦电源线并依据元件数据表中的极限值优化你的设计。电容器价格低廉且坚固耐用，你可以尽可能多地花时间将电容器装配好，同时遵循法则六，使用标准值范围以保持库存整齐。
法则十：生 成PCB制造参数并在报送生产之前核实。虽然大多数电路板制造商很乐意直接下载并帮你核实，但你自己最好还是先输出Gerber文件，并用免费阅览器检查 是否和预想的一样，以避免造成误解。通过亲自核实，你甚至还会发现一些疏忽大意的错误，并因此避免按照错误的参数完成生产造成损失。